pcb在設計(Ji)過程中要如何抗ESD？

    靜電釋放(Electro-Static discharge)簡稱ESD。靜電是自[Zi]然現象[Xiang]，其特點是長時間積聚、高電壓(Ya)、低電量、小電流和作用時間短等。人體[Ti]接觸、物體摩擦、電器間的感應等，都會産生靜電，電子産品基本[Ben]上都處于ESD的環[Huan]境之中。ESD一[Yi]般不[Bu]會直(Zhi)接損壞電子産品，但卻會對(Dui)其造成幹擾，會導[Dao]緻設備鎖死、信号幹[Gan]擾、數據丢失[Shi]等。故(Gu)此，電子(Zi)産品必須做好抗ESD，PCB作為電子産品的基本器件，也不[Bu]可忽視。 

那(Na)麼[Me]，PCB在設計(Ji)、生産(Chan)過程中，應該如何抗ESD呢? 

         在PCB闆的設計當中,可以通過分層、恰(Qia)當的(De)布局布線和[He]安裝實現PCB的抗ESD設計(Ji)。在設計過程中，通過(Guo)預測(Ce)可以将絕大多數設計修改僅限于(Yu)增減元器件。通過調[Diao]整PCB布(Bu)局布線,能夠很好地防範ESD。以下[Xia]是一些常見的(De)防範措施[Shi]。

    首先在電路設[She]計上，應當減(Jian)少環路面積(Ji)。因為環路[Lu]具有變化的磁通量，電流的[De]幅度與[Yu]環的面積成正比，環路越大，則磁通[Tong]量越大，則就能感(Gan)應(Ying)出越強的電[Dian]流[Liu]。故環路面積越(Yue)小，能夠感應到(Dao)的靜電電流越小。 

其次，盡量使用多層PCB，因為[Wei]多(Duo)層PCB的地平面、電源平面[Mian]、信号線(Xian)、地線的間距可以(Yi)減(Jian)小工模阻[Zu]抗和(He)感性耦合，從而減少ESD。 

第三，盡量使用較短的信[Xin]号線，因為長的信号線可[Ke]以接收ESD脈沖[Chong]能量。盡量把每個信号[Hao]層緊靠着相應的電[Dian]源層或(Huo)地線層。如果(Guo)元器件比較密(Mi)集，可以使用内層線。 

第四，如果PCB周圍畫出不加[Jia]組(Zu)焊層的走線[Xian]，可以将走線連(Lian)接至外殼，但不[Bu]能構成一個[Ge]封閉的環，以免形[Xing]成(Cheng)環[Huan]形天線而(Er)引入更大的麻煩。 

第五，可以采用有鉗位二極管的CMOS器件或者TTL器件保護(Hu)電路，有了鉗位二極[Ji]管的保護[Hu]，在實際電(Dian)路設計中減小[Xiao]了設計的複雜度。 

• 上一個[Ge]：電[Dian]路[Lu]闆維修[Xiu]之注意(Yi)事項
• 下一個：設計一(Yi)塊良好的PCB要(Yao)考慮哪[Na]些方面