PCB設計(Ji)常見誤區

誤區一：這PCB闆的設計要求[Qiu]不高[Gao]，就用細一點的線和自動布吧[Ba]

??點(Dian)評：自動布線必[Bi]然要占(Zhan)用更(Geng)大的PCB面積[Ji]，同時産生比手動布線多[Duo]好多(Duo)倍的過(Guo)孔，在批量很(Hen)大的産品中(Zhong)，PCB廠家降(Jiang)價所考慮的(De)因素[Su]除(Chu)了商務因[Yin]素外，就是線[Xian]寬和(He)過孔數量，它(Ta)們分别(Bie)影響到PCB的成[Cheng]品率和鑽頭[Tou]的(De)消耗[Hao]數量[Liang]，節約了供應商的成(Cheng)本，也就給(Gei)降價找到了理由。

誤(Wu)區二：這些總[Zong]線(Xian)信号都用電阻拉一下，感覺放(Fang)心些。

??點評：信号[Hao]需要上(Shang)下拉的(De)原因很多(Duo)，但(Dan)也不是個個都要(Yao)拉。上下拉電阻[Zu]拉一個單純的(De)輸(Shu)入信号[Hao]，電流也就幾十微安以下，但拉(La)一個(Ge)被驅動了的信号，其電流将達毫安級，現在的(De)系統常常是地址[Zhi]數(Shu)據各32位，可能還[Hai]有244/245隔[Ge]離後的總線及其它信[Xin]号，都上拉的話，幾瓦的功耗就耗在這[Zhe]些電(Dian)阻上了[Le]。

誤區三[San]：CPU和(He)FPGA的[De]這些不用的I/O口[Kou]怎麼處理(Li)呢？先讓(Rang)它空着吧，以後再說。

??點(Dian)評：不用的I/O口如[Ru]果懸[Xuan]空的話，受(Shou)外界的一點點(Dian)幹[Gan]擾就可能成為反複振(Zhen)蕩的輸入信[Xin]号了，而(Er)MOS器件的功耗基本取決于門電(Dian)路的翻轉次數(Shu)。如果(Guo)把它[Ta]上拉的話，每個[Ge]引腳也會有微安級(Ji)的電流，所以建[Jian]議的辦法是[Shi]設成輸出（當然[Ran]外面不能[Neng]接其它有驅動的信号）

誤區四：這款FPGA還[Hai]剩這麼多門用不完，可盡(Jin)情發揮吧

??點評：FGPA的功耗與(Yu)被使用的觸發器數量及(Ji)其翻轉次數成正比，所以同一[Yi]型号的FPGA在不同電路不同時刻(Ke)的功耗可能相差100倍。盡量減[Jian]少高速翻轉(Zhuan)的觸(Chu)發器數量是降低FPGA功耗的根本方法。

??點評(Ping)：對[Dui]于内部不[Bu]太複雜的芯片功[Gong]耗是很難确定(Ding)的，它主要[Yao]由引腳上的電流确(Que)定，一個ABT16244，沒有[You]負載的話耗(Hao)電大概(Gai)不到(Dao)1毫安，但(Dan)它的(De)指标是每個腳可驅動60毫(Hao)安的負載[Zai]（如[Ru]匹(Pi)配幾十歐(Ou)姆的電阻），即[Ji]滿負荷的功耗至大可(Ke)達(Da)60*16=960mA，當然隻是電源電[Dian]流這麼(Me)大(Da)，熱量都落(Luo)到負載身上(Shang)了。

誤區(Qu)六：存儲器有這麼多(Duo)控制信号，我這塊闆子隻需要用OE和WE信号(Hao)就可(Ke)以了，片選[Xuan]就接[Jie]地[Di]吧，這樣[Yang]讀[Du]操作時(Shi)數據出來得快多了(Le)。

• 上一個：PCB闆(Pan)制作的設計(Ji)流程
• 下(Xia)一個：如何針對性地避免PCB電磁問題