pcb在設計過程(chéng)中要如何抗ESD？

    靜電釋放(Electro-Static discharge)簡稱(chēng)ESD。靜(jìng)電是自然現象，其特(tè)點是長時間積聚、高電壓、低電量(liàng)、小電流(liú)和作用時(shí)間短(duǎn)等。人(rén)體接觸、物體摩擦、電器間的感應等，都會(huì)産生靜電，電子産品(pǐn)基本上都處于ESD的環境之中。ESD一般不(bú)會直接損壞電(diàn)子産品，但卻會(huì)對其(qí)造成幹擾(rǎo)，會導緻設備(bèi)鎖死、信(xìn)号幹(gàn)擾、數據丢失等。故此，電子産品必(bì)須(xū)做好抗ESD，PCB作為電(diàn)子産(chǎn)品(pǐn)的基本器件，也不可(kě)忽視。 

那(nà)麼，PCB在設計、生産(chǎn)過程中，應(yīng)該如何抗ESD呢? 

         在PCB闆的設計當中,可以通過分層、恰(qià)當的布局布線和(hé)安裝實現PCB的抗ESD設計。在設(shè)計過程中(zhōng)，通(tōng)過預測(cè)可以将絕大多(duō)數設計修改僅限于增減元器件。通過調(diào)整PCB布局布線,能夠很好地防範ESD。以下是一些常見的(de)防範措施。

    首先在電路(lù)設計上，應當減少環(huán)路面積。因為環路(lù)具有變化(huà)的磁(cí)通量，電流的幅(fú)度與環的面積成正比，環路越(yuè)大，則磁通量越(yuè)大，則就能感應出越強的電流(liú)。故環(huán)路面積越小，能夠感應到的靜電電流越小。 

其次，盡(jìn)量使用多層PCB，因為多層PCB的地(dì)平面、電源平面、信号線(xiàn)、地線的間距可以(yǐ)減小工模阻(zǔ)抗和感性耦合，從而減少ESD。 

第三，盡量使用(yòng)較短的信(xìn)号線，因為長的信号線可以接收ESD脈沖能量。盡量把每個信号(hào)層緊靠着相應的(de)電源層或地線層。如果元器件比較密集，可以使(shǐ)用内層線。 

第四，如果PCB周圍畫出不加組焊層(céng)的走線，可以将走線連接至外殼，但不能構成一個封閉的環，以免形成環(huán)形天線而引入更大(dà)的麻煩。 

第五，可(kě)以采用有鉗位二極管的CMOS器件(jiàn)或者TTL器件保護電路(lù)，有了鉗位二極(jí)管的保護(hù)，在實際電路設計中減小了設計的複雜度(dù)。 

• 上一個：電路闆維修之(zhī)注意(yì)事項
• 下一個：設計一塊良(liáng)好的PCB要考慮哪些方面