如何針對(duì)性地避免PCB電磁問(wèn)題(tí)

????随着時代的發展，科技的進步，電路(lù)闆設計和元器件封裝不斷縮小，OEM也要求更高速系統，電(diàn)磁兼容性（EMC）及電磁幹擾(rǎo)（EMI）成為(wéi) PCB 布局和設(shè)計工程師工作(zuò)上常遇(yù)到的難題(tí)。為避免在PCB設計(jì)過程中出現電磁(cí)幹擾問題，業内人士給出如下七(qī)個針對(duì)性建議。

????一直以來，電磁(cí)兼(jiān)容性（EMC）及關聯(lián)的電(diàn)磁幹擾（EMI）都需要系統設計工程(chéng)師格外的認真，因(yīn)為(wéi)電磁能來自多個源(yuán)頭，它們混(hùn)合在一起，因(yīn)此必須特别小心，确保不同的電路、走線、過(guò)孔和PCB材料協同工作時，各種信号兼(jiān)容且(qiě)不會相(xiàng)互幹擾。另外，EMI是由(yóu)EMC或不(bú)想要的電磁能(néng)産生的一種破壞性影響。在這種電磁環(huán)境下，PCB設計人員必須(xū)确保減少電磁(cí)能的(de)産生，使幹擾大幅降低。

以下是避免在PCB設(shè)計中(zhōng)出現電磁問題的(de)7個技巧：

???? 技(jì)巧1 ：降低(dī)EMI的一(yī)個重要(yào)途徑是(shì)設計PCB接地層。第一步是使PCB電路(lù)闆總面積内的接地面積盡可能大，這樣可以減少發射、串擾和噪聲。将(jiāng)每個元器件連接到(dào)接地點或接地層時必須特别(bié)小心(xīn)，如果不這樣做，就不能充分利用可靠的接地層的中和效(xiào)果。一個特别複雜的PCB設計有(yǒu)幾個穩定的電壓。理想情況下，每個(gè)參考電壓都有自己對應(yīng)的接地層。但是，如果接地層太(tài)多會增加PCB的制造成本，使價格過高。折衷的辦(bàn)法是(shì)在三到五個不同的(de)位置分别使(shǐ)用接地層，每(měi)一個接地(dì)層可包含多個(gè)接地部分。這樣不僅控制了電(diàn)路闆的制造(zào)成本，同(tóng)時也降低了EMI和(hé)EMC。如果想使EMC達到至小，低阻(zǔ)抗接地系統十分(fèn)重要。在多層PCB中，較好有(yǒu)一個可靠(kào)的接地層(céng)，而不是一個銅平衡塊（copper thieving）或散亂的接地層，因為它具有低阻抗(kàng)，可(kě)提供電流通路，是(shì)比較好的(de)反向信(xìn)号(hào)源。

圖1：為解(jiě)決多層PCB中的EMC問題，建議添加有(yǒu)一個可靠的接地層，而不是銅平衡塊（copper thieving）或散亂的接地層。

????信号返回地面的時長也非常重要。信号往返于信号源的時間必(bì)須相當，否則會産生類似天線的現象，使輻射的能量成為EMI的(de)一部分。 同樣，向/從信号源傳輸電流(liú)的走線應盡可能短，如果(guǒ)源路徑和返回路徑的長度不相等，則會(huì)産生(shēng)接地反彈，這也會(huì)産生EMI。

圖2：如果信号進出(chū)信号源的時間不同步，則會産生類似天線(xiàn)的現象，從而輻射能量(liàng)，引起EMI。

技巧2 ：由于EMI不同，一(yī)個很好的EMC設計規(guī)則是将模拟電路(lù)和(hé)數字電路分開。模拟電路的安培數較高或者說電流較大，應遠離高速走線(xiàn)或開(kāi)關信号。如果可能的話，應使用接地信号(hào)保護它們。在多層PCB上，模拟走線(xiàn)的布線應在(zài)一個接地層上，而開關走線(xiàn)或高速走線應在另(lìng)一個接地層。因此，不同特性的信号(hào)就分開了。有時(shí)可以用一個(gè)低通濾波器來消除與(yǔ)周圍走線耦合的高頻噪(zào)聲。濾波器可以有效降低噪(zào)聲，返回穩定的電流。将模拟信号和數字信号的接地(dì)層分開很重要。由于(yú)模拟電路和數(shù)字電路有各自獨特的特性，将它們(men)分開至關重要。數字信号應該有數字接(jiē)地，模拟信号應該終止(zhǐ)于于模(mó)拟接地。在數字電路設計中，有經驗的PCB布局和設計工程師會特别注意高速信号和時鐘。在高速情況下，信号和時鐘應盡(jìn)可能短并鄰近接地層(céng)，因為如前所述，接地層(céng)可使串擾、噪聲(shēng)和輻射保持在可控(kòng)制的範圍(wéi)。數字信号也應遠(yuǎn)離電源平面。如果距離很近，就會産生噪聲或感應，從而削弱信号。

技巧3 ：走線對确保電流(liú)的正常流(liú)動特别重要。如果電流來自振蕩器或其它類似設備，那麼讓電流(liú)與接地層分(fèn)開，或者不讓電流(liú)與另一條走線并行，尤其重(zhòng)要。 兩個并行的高速信号會(huì)産生(shēng)EMC和EMI，特别是串擾。必須縮短電阻路徑，返回電流路徑也盡可能短。返回路徑走線的長度應與發送走線的長度相同。對于EMI，一(yī)條叫做“侵(qīn)犯走線”，另一條則是“受害走線”。電(diàn)感和電容耦合會因為電磁場的(de)存在而(ér)影響“受害”走線，從(cóng)而在“受害走線”上産(chǎn)生(shēng)正向(xiàng)和反向電流。這樣的話(huà)，在信号的發送長度和接收長度幾乎相等的穩定環境中就會産生紋波。在一個平衡良好(hǎo)、走線穩定的環境中，感(gǎn)應電流應相(xiàng)互抵消，從而消除串擾。但是(shì)，我們身處不完美的世界，這(zhè)樣的事不會發生。因此(cǐ)，我們的目标是必須将所有走線的串擾保持在小量水平。如果使并行走線之間的寬度為走線寬(kuān)度的兩倍，則串擾的影響(xiǎng)可有(yǒu)效降低。例如，如果走線(xiàn)寬度為5密耳，則兩(liǎng)條并行走(zǒu)線(xiàn)之間的(de)距離應為10密耳(ěr)或更(gèng)大。随着新材料和新的元器件不斷出現，PCB設計人員還必須繼(jì)續應(yīng)對電(diàn)磁兼容性和幹(gàn)擾問(wèn)題。

技巧4： 去(qù)耦電容可減少串擾的不良影響，它們應位于設備的電源引腳和接地引腳之間，這樣可以确保交流(liú)阻抗較低，減少噪聲和(hé)串擾。為了在寬頻率範圍内(nèi)實現低阻抗(kàng)，應(yīng)使用多個去耦電容。放置去耦電容的一個重(zhòng)要原則是，電容值比較小的zhaung電容器要盡可能靠近(jìn)設備，以減少對走線産生電感影響。這一特定的電容器盡可能靠(kào)近設備的電源引腳(jiǎo)或電源走線(xiàn)，并将電容(róng)器的焊盤直接連(lián)到過孔或接地層(céng)。如果走線較長，請(qǐng)使(shǐ)用多個過孔，使接地阻抗降低。

技巧5 ：為(wéi)降低EMI，應避免(miǎn)走線、過孔及其它元器件形成90°角，因為直角會産生輻射。在該角處電容會增加，特(tè)性阻抗(kàng)也會(huì)發生(shēng)變化，導(dǎo)緻反射，繼而引(yǐn)起(qǐ)EMI。 要避免90°角，走線應至(zhì)少以兩個45°角布線到拐(guǎi)角處。

技(jì)巧6 ：在大多數PCB布局中，都必須使用過孔在不同(tóng)層之間提供導(dǎo)電連接。PCB布局工程師需特别小(xiǎo)心，因為過孔(kǒng)會産生電感和電容。在某些情況下，它們還會産生反射，因(yīn)為在走線中制作過孔時，特性阻抗(kàng)會發生變化。同樣要記住(zhù)的是，過孔(kǒng)會增加走線長度，需要進行匹配。如果是(shì)差分走線，應盡可能避免過孔。如果不能避免，則應在兩條走(zǒu)線中(zhōng)都使用過孔，以補償信号和返回路(lù)徑中的延遲。

技(jì)巧7： 承載數字電路和模拟電流的電纜會産(chǎn)生寄生(shēng)電容(róng)和電感，引起很多EMC相關問題。如(rú)果使用雙絞線電纜，則會保持較低的耦合水平，消除産生的磁場。對于高頻信号(hào)，必須使用屏蔽電纜，其正面和背面均接地，消除EMI幹擾。物理屏蔽是用金屬封裝包住整個或部分(fèn)系統，防止EMI進入PCB電路。這種屏蔽就像是封閉(bì)的接地導電容器(qì)，可減小天線環路尺寸并吸收(shōu)EMI。

作者：EDA365電子論壇

• 上(shàng)一個：PCB設計常見誤區
• 下(xià)一個(gè)：PCB與PCBA的内(nèi)涵、區别及差異