---->
歡(huān)迎光臨惠州新塘通讯设备有(yǒu)限公司官網!
您當前(qián)的位置:首頁 > 新聞動态 > 行業新聞

行業新聞(wén)

直角/差分/蛇形(xíng),三種特(tè)殊的PCB走線技巧

發布時間:2018-04-09點擊數:載入中...

布線(xiàn)(Layout)是PCB設計工程師最基本的(de)工作技能之一(yī)。走線的好壞将直接影響到整個系統的性能,大多數高速的設計(jì)理(lǐ)論也要最終經過Layout得以(yǐ)實現并驗(yàn)證,由(yóu)此可見,布線在高速PCB設計中是至關重要(yào)的。下面将針對實際(jì)布線中可能遇(yù)到的一些情況(kuàng),分析其合理性,并給出一些比(bǐ)較優化的走線策略。

?

主要從直角走線,差分走線,蛇(shé)形線等三(sān)個方面來闡述。

?

1.直角走線(xiàn)

直角走線一般(bān)是PCB布線(xiàn)中要求盡量避免(miǎn)的情況,也幾乎(hū)成為(wéi)衡量布線好壞(huài)的标準之一,那麼直角走線究竟會(huì)對信号傳輸産生多大的影響呢?從(cóng)原理上說,直角走線會使傳輸線的線寬發生變化,造成阻抗的不連續(xù)。其實不光是直角走(zǒu)線,頓角,銳角走線都可能會造成阻抗變化的情況。

?

直角走線的(de)對信号的影響就(jiù)是主要體現在三個方面:

一是拐角可以等效為傳輸線上的容性負載,減緩上升時間;
二是阻抗不連(lián)續(xù)會造成信号的反(fǎn)射;
三(sān)是直角尖端(duān)産生的EMI。

?

傳輸(shū)線的直角帶來的(de)寄(jì)生電容可以由下面這個經(jīng)驗(yàn)公式來計(jì)算:

?

C=61W(Er)1/2/Z0


在上式(shì)中,C就是指(zhǐ)拐角的等(děng)效電容(單位:pF),W指走線的寬(kuān)度(單(dān)位:inch),εr指(zhǐ)介質的介電常數,Z0就是傳輸線的特征阻抗。舉個例子,對于一(yī)個4Mils的50歐姆傳輸線(xiàn)(εr為4.3)來說(shuō),一個直角帶來的電容量大概為0.0101pF,進而可以估算由此引起的上升時間變化量:


T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps


通過計(jì)算可以看出,直角走線帶來的電容效應是極其微小的。

?

由于直角走線的線(xiàn)寬增加,該處的阻抗将減小,于(yú)是會産生一定的信号反射現象,我們可以根(gēn)據傳輸線章節中提到的阻抗計算公式來算出線寬增加後的等效阻抗,然後根據經驗公式計算(suàn)反射系數:


ρ=(Zs-Z0)/(Zs+Z0)


一般直角走線導緻的阻抗變化在7%-20%之間,因而反(fǎn)射系數最大為0.1左右。而且,從下圖可以看到,在W/2線長的時間内傳輸線阻抗變化到最小,再經(jīng)過W/2時(shí)間又恢複到正常的(de)阻抗,整個發生阻抗變化的時間極(jí)短,往往在10ps之内,這樣快而且微小的變化對一般的信号傳輸來說幾乎是可以(yǐ)忽略的。

很多人對直角走線都有這樣的理(lǐ)解,認為尖端容易發射或接收電磁波,産(chǎn)生EMI,這也成(chéng)為許多人認為不能(néng)直角走線的理由之一。然而很(hěn)多實際測試的結果顯示,直角走線并不會比直線産生(shēng)很明(míng)顯的EMI。也許目前的儀器性能,測(cè)試水平制約了測試的精确性,但至(zhì)少說明了一個問題,直角走線的輻射已經小于儀器本身的測量誤差(chà)。

?

總的(de)說來,直角走線并不是想象中的那麼可怕(pà)。至少在GHz以下的應(yīng)用中,其(qí)産生的任(rèn)何諸如電容,反射,EMI等效應在TDR測試中幾乎體(tǐ)現不出來,高速(sù)PCB設計工程師的(de)重點還(hái)是應該放在布局,電源/地(dì)設計,走線設計,過孔等(děng)其他(tā)方面。當然,盡管直角走(zǒu)線(xiàn)帶來的影響不是很嚴重,但并不是(shì)說我們以後都(dōu)可以走直角線(xiàn),注意細節是每(měi)個優秀工程師必備的基本(běn)素質,而且,随着數(shù)字電路的飛速發展,PCB工(gōng)程師處理的信号頻率也會不斷提高,到10GHz以上(shàng)的RF設計領域,這些小小(xiǎo)的直角都(dōu)可能成為高速問題的重點對象。

?

2.差分走線

差分信号(hào)(DifferentialSignal)在高速電路(lù)設計(jì)中的應用越來越廣泛,電路(lù)中最關鍵的信号(hào)往往都要(yào)采用差(chà)分結構設計,什麼另(lìng)它這麼(me)倍受青睐呢?在PCB設計中又如何能保證其良好(hǎo)的性能呢?帶着這兩個問題,我們進(jìn)行下一部分的讨論。

何為差分信号?通俗地說,就是驅動端發送兩個等值、反相的信号,接收(shōu)端通過(guò)比較這兩個電壓的差(chà)值來判斷邏輯狀态"0"還是"1"。而承(chéng)載差分信号的那一對走線就稱為差分走線(xiàn)。

?

差分信(xìn)号和(hé)普通的單端信号走線(xiàn)相比,最明顯的優勢體現(xiàn)在以下三個方面:

a.抗幹擾能力(lì)強(qiáng),因為兩根差分走(zǒu)線之間的耦合很好,當外(wài)界存在噪(zào)聲幹擾時,幾乎是(shì)同(tóng)時被耦合到兩條線上,而接收(shōu)端關心的隻是兩信号的差值,所以外(wài)界的共模噪(zào)聲(shēng)可以(yǐ)被完全抵消。

b.能有效抑制EMI,同樣的道理,由于兩根信号的極性相反,他們對外輻射的(de)電磁場可以相互抵(dǐ)消,耦合的越緊(jǐn)密,洩放到(dào)外界的(de)電磁能量越少。

c.時序(xù)定位精确,由(yóu)于差分信号的(de)開(kāi)關變化(huà)是位于兩(liǎng)個信号的交點,而不像普通單(dān)端信号依靠高低兩個阈值電壓判斷,因而受工藝(yì),溫度的影響小,能降低時(shí)序上(shàng)的誤差,同時也更适合于低幅(fú)度信号的電路。目前流行的LVDS(lowvoltagedifferentialsignaling)就(jiù)是指這種小振幅差分信号技術。

?

對于(yú)PCB工程師來說,最關注的還是如何(hé)确保在實(shí)際走線中能完全發揮差(chà)分走線的這些優勢。也許隻要是接觸(chù)過Layout的人(rén)都會了解差分走線的一般要求,那就是"等長、等距"。等長是為了保證兩(liǎng)個差分信号時刻保持相(xiàng)反極性,減少共模分量;等距則主要(yào)是為了保證兩者差分阻抗(kàng)一緻,減少反射。"盡量靠近原則"有時候(hòu)也是差分走線(xiàn)的要求之一。但所有這些規則(zé)都不是用來生搬硬套的,不少(shǎo)工程師似乎還不了解高速差分信(xìn)号(hào)傳(chuán)輸的(de)本質。

+F6+a5NKMISnH0aYF7Xs7ElgyStbYGHzvdb8t0XPqt/iiAQQY/ncDTmChfacIsy+IGE3tC4OqH1V/+rWmKS650zomDfRvTyxBABrTYyrHeqCgjtZLvfyNhevpVc6B7WMiY6IzjRWmW9lCURW9Pcd1Gc+PlsUv4J3hhwgWxR3yAvJJ+OvBbWvFw==